Одним из перспективных направлений в области автоматизации проектирования цифровой аппаратуры является высокоуровневый синтез (high-level synthesis) 一 построение RTL-модели вычислителя по алгоритмическому описанию, абстрагирующемуся от особенностей схемотехнической реализации. Важным частным случаем высокоуровневого синтеза является генерация арифметических схем по математическим формулам. За счет узкой специализации такие средства позволяют добиться высокой эффективности конструируемых схем и...

Отрасль

Информатика

Цель

Создание открытого (open source) инструмента синтеза высокопроизводительных арифметических схем.

Ожидаемые результаты

Программная система с открытым исходным кодом (open source), предназначенная для синтеза высокопроизводительных арифметических схем. На вход системе поступают описание функции (формула) и целевые показатели схемы (точность вычислений, тактовая частота, глубина конвейера и т.п.). Выходом является RTL-модель на языке Verilog или VHDL, реализующая заданную функцию и удовлетворяющая заданным показателям.