Рабочий
2025 / 2026

2275 Проект ИСП РАН: Тестовый стенд для исследования тестовых наборов для микропроцессоров с архитектурой RISC-V
Старт
22.10.2025
Представление
26.01.2026 – 06.02.2026
Постерная сессия
06.04.2026 – 17.04.2026
Защита
08.06.2026 – 19.06.2026
Паспорт проекта
Аннотация
RISC-V — популярная архитектура микропроцессоров, ключевыми особенностями которой являются открытость и расширяемость. В настоящее время идет активное развитие и использование RISC-V архитектуры такими крупными компаниями как NVIDIA, Alibaba T-Head, SiFive. Для тестирования создаваемых RISC-V микропроцессоров разрабатываются различные тестовые наборы. В проекте предлагается провести обзор и сравнить существующие тестовые наборы.
Для создания тестового стенда предлагается использовать следующие...
Отрасль
Информатика
Теги
RISC-V
Тестовый набор
Тестовый стенд
Цель
Создание тестового стенда для исследования и оценки существующих тестовых наборов для микропроцессоров с архитектурой RISC-V.
Ожидаемые результаты
- Обзор публикаций по теме исследования.
- Обзор существующих тестовых наборов и генераторов для их создания для архитектуры RISC-V.
- Обзор инструментов и моделей, позволяющих исполнять тестовые программы, полученные на ассемблере.
- Тестовый стенд, включающий в себя инструменты, программные модели, скрипты для запуска тестов и получения статистики по заданным критериям оценки.
- Тезисы и статьи:
Форма и способы промежуточного контроля
* Еженедельные совещания (Zoom).
* Еженедельные отчеты.
Форма представления результатов
* Список рассмотренных работ и короткий реферат по ним.
* Список тестовых наборов и генераторов, их описание, скрипты для генерации тестовых программ.
* Тестовый стенд.
* Демонстрация работы.
* Тезисы и статья, содержащие обзор и исследование тестовых наборов для RISC-V микропроцессоров.
Ресурсное обеспечение
Вычислительные ресурсы ИСП РАН.
Имеющийся задел
Генератор MicroTESK for RISC-V.