Завершен
2024 / 2025
2089 Разработка системного проекта нейросетевого ускорителя на основе FPGA
Старт
22.01.2025
Представление
27.01.2025 – 07.02.2025
Постерная сессия
14.04.2025 – 25.04.2025
Защита
05.11.2025 – 19.11.2025
Паспорт проекта
Аннотация
В проекте разрабатывается облик сервера инференса нейросетей, облик ускорителя расчета инференса на основе технологии FPGA и conformer-модель для обработки речи, оптимизированная для работы с платой=-ускорителем
Отрасль
Автоматика. Вычислительная техника
Теги
ML
С++
Информатика
Цель
Разработка облика модуля нейросетевого ускорителя для применения в серверах
инференса нейросетей
Ожидаемые результаты
- Разработка технического облика сервера инференса ИИ
- Разработка технического облика платы ускорителя ИИ
- Разработка технического облика conformer-модели для обработки речи
Форма и способы промежуточного контроля
Еженедельные встречи руководителя и команды проекта
Форма представления результатов
Презентации и аван-проект изделия в форме пояснительной записки
Ресурсное обеспечение
Не требуется
Имеющийся задел
Имеются наработки мастерской АПК ИИ ИМШ VK-ВШЭ в части FPGA модели
нейропроцессора
Заказчик
МИЭМ / ДЭИ
Контакты
8 (495) 772-95-90 доб. 15127г. Москва, ул. Таллинская, д. 34, каб. 514miem.projects@hse.ru
Центр управления
проектными разработками