1968 CircuitGen: Оптимизация графового представления цифровых схем

Зунин Владимир Викторович

руководитель проекта

Романов Александр Юрьевич

руководитель направления

Старт

19.10.2025

Представление

05.11.2025 – 19.11.2025

Постерная сессия

26.01.2026 – 06.02.2026

Защита

06.04.2026 – 17.04.2026

Паспорт проекта

Аннотация

Общее описание всей концепции проектов представлено по ссылке: https://buildin.ai/vvzunin/share/d4b2df30-0e29-4e5f-974e-59d63d7cada6?code=GQ9QPW В рамках новой итерации данного проекта необходимо: 1. Доработать граф для работы с последовательностной логикой. 2. Доработать подпрограмму для перевода Verilog кода (только поддерживаемых программой операций) во внутренней представление в формате графа. 3. Оптимизировать вычисление вектора выходных сигналов 4. Разработать систему генерации...

Отрасль

Информатика

Цель

Доработка системы графового представления цифровых схем. Вступление в проект только после посещения лаборатории УЛ САПР (712/714) лично. Договориться о встрече можно написав письмо на почту vzunin@hse.ru или в ВК (https://vk.com/vvzunin). При отсутствии работы в проекте без согласования с руководителем более 2х недель выносится предупреждение. После получения двух предупреждений участник проекта будет исключен из него.

Ожидаемые результаты

Программное обеспечение с новым реализованным функционалом:
- Модуль поддержки генерации сетей на кристалле и внешних модулей;
- Доработанный модуль для работы с последовательностной логикой;
- Модуль генерации тестбенчей для сгенерированных схем и взаимодействие с программами моделирования;
Документация пользователя;
Документация разработчика;

Форма и способы промежуточного контроля

1. Архитектура программного обеспечения для графового представления схем. 2. Еженедельные отчеты.

Форма представления результатов

1. Демонстрация работы программы – в форме видеоролика. 2. Прототип программного обеспечения. 3. Руководство пользователя. 4. Руководство разработчика.