Важным этапом процесса проектирования цифровой микроэлектронной аппаратуры является логический синтез — построение схемы в заданном базисе по RTL-модели, представленной на языке описания аппаратуры (Verilog или VHDL). На данном этапе проводятся следующие преобразования: 1) построение внутренннего представления схемы; 2) оптимизация внутреннего представления по заданным критериям; 3) отображение схемы на элементы технологической библиотеки (технологическое отображение). Обеспечение корректности...

Отрасль

Информатика

Цель

Разработка инструментов проверки корректности средств логического синтеза, входящих в САПР цифровой микроэлектронной аппаратуры.

Ожидаемые результаты

Набор инструментов проверки корректности средств логического синтеза:
* инструмент проверки эквивалентности комбинационных схем;
* инструмент проверки эквивалентности последовательностных схем;
* инструмент генерации псевдослучайных схем;
* инструмент генерации схем-мутантов.

Форма и способы промежуточного контроля

* Еженедельные совещания (Jitsi). * Еженедельные отчеты.

Форма представления результатов

* Отчет. * Исходный код. * Тесты. * Документация. * Демонстрация работы.

Ресурсное обеспечение

* Вычислительные ресурсы ИСП РАН.

Имеющийся задел

* Проведено исследование работы открытой САПР OpenLane.

Заказчик

Организация / Федеральное государственное бюджетное учреждение науки Институт системного программирования им. В.П. Иванникова Российской академии наук (ИСП РАН)

1588 Проект ИСП РАН: Разработка инструментов верификации САПР цифровых СБИС

Паспорт проекта

Аннотация