Центральным этапом процесса проектирования цифровой микроэлектронной аппаратуры является логический синтез — построение схемы в заданном базисе по RTL-модели, представленной на языке описания аппаратуры (Verilog или VHDL). Для логического синтеза применяется широкий спектр средств: разного рода трансформации (включая технологическое отображение), формальная проверка эквивалентности, имитационное моделирование и др. От эффективности этих средств во многом зависит качество получаемой аппаратуры:...

Отрасль

Информатика

Цель

Разработка датасетов и моделей машинного обучения для управления процессом логического синтеза и предсказания его результатов в САПР цифровой микроэлектронной аппаратуры.

Ожидаемые результаты

Набор инструментов, моделей машинного обучения и датасетов, предназначенных для применения в САПР цифровой микроэлектронной аппаратуры:
* модели, прогнозирующие характеристики синтезируемой аппаратуры;
* размеченные датасеты для этих моделей;
* модели, управляющие процессом логического синтеза;
* размеченные датасеты для этих моделей;
* инструменты извлечения признаков логических схем;
* инструменты интеграции моделей машинного обучения с другими инструментами, разрабатываемыми в ИСП РАН.