740 Разработка тестовой системы для автономной верификации UART to Bus контроллера с использованием методологии UVM

Шпагилев Данил

руководитель проекта

Владимир Старых

руководитель направления

Старт

14.01.2021

Паспорт проекта

Аннотация

В работе проводится анализ особенностей верификации устройств в соответствии с методологией UVM c целью разработки тестовой системы для автономной проверки UART to Bus контроллера. На основе разработанных тестов будет сформирован отчет о функциональном покрытии кода устройства для определения качественной и количественной оценки проведенной верификации. Кроме этого, будут задействованы два метода формальной верификации, которые позволят увеличить покрытие кода и проверить корректность...

Отрасль

Информатика

Цель

Разработать на языке SystemVerilog с использованием библиотеки UVM тестовую систему для автономной проверки работы UART to Bus контроллера в соответствии со спецификацией устройства

Ожидаемые результаты

- Подготовленный тест-план верификации
- Разработанный UVC-компонент UART2Bus
- Разработанная тестовая система для проверки устройства (DUT)
- Подготовленная сборка тестовой системы и DUT
- Отчет об обнаруженных в ходе верификации ошибках
- Отчет о функциональном покрытии кода
- Отчет после проведения формального анализа функционального покрытия
- Отчет после проведения формального анализа межсоединений

Форма и способы промежуточного контроля

Промежуточные отчеты о выполнении текущих задач

Форма представления результатов

*Итоговый отчет:* 1. Отчет об обнаруженных в ходе верификации ошибках 2. Отчет о функциональном покрытии кода 3. Отчет после проведения формального анализа функционального покрытия 4. Отчет после проведения формального анализа межсоединений

Ресурсное обеспечение

* Среды разработки, моделирования и отладки предоставляются АО «МЦСТ» * Виртуальные серверы для проведения моделирования предоставляются АО «МЦСТ» * Библиотека профессиональной и нормативно-регламентирующей информации