Завершен
2020 / 2021
651 Реализация операций сравнения в модулярной арифметике на ПЛИС
Старт
16.10.2020
Паспорт проекта
Аннотация
Требуется написать два генератора аппаратного описания операции сравнения в базисе модулярной арифметики на языке Verilog HDL. Генераторы требуется написать на языке Python. В качестве результата работы скрипта выдается модуль на языке Verilog и test bench на котором можно проверить работу аппаратного описания в ModelSim.
Отрасль
Информатика
Теги
Информатика
Цель
Увеличение эффективности вычислений с многоразрядными числами
Ожидаемые результаты
- Проектные: Приложение для генерации кода на Verilog для работы операций сравнения в модулярной арифметике, документация. Образовательные: Развитие знаний, умений и навыков, связанных с применением профессиональных инструментов. Развитие способности выполнения экспериментальных исследований объектов профессиональной деятельности по заданным методикам и обработки результатов исследований с применением современных информационных технологий и технических средств.
Форма и способы промежуточного контроля
1. Разработка программного обеспечения для генерации кода.
2. Тестирование приложения и выдаваемого результата на ПЛИС.
3. Написание документации.
Форма представления результатов
1. Демонстрация работы разработанного приложения – в форме видеоролика.
2. Результаты тестирования разработанного кода на ПЛИС – в форме таблиц и графиков.
3. Руководство пользователя для программного обеспечения.
4. Руководство разработчика.
5. Представление результатов работы в виде доклада на научной конференции или статьи в журнале.
Ресурсное обеспечение
Стационарный компьютер
Имеющийся задел
Заполнено автоматически
Заказчик
Организация / УЛ САПР МИЭМ НИУ ВШЭ