Рабочий
2025 / 2026
2258 Модель системы на кристалле с RISC-V ядрами, реализованной на архитектуре «Сеть на кристалле»
Старт
23.09.2025
Представление
05.11.2025 – 19.11.2025
Постерная сессия
26.01.2026 – 06.02.2026
Защита
06.04.2026 – 17.04.2026
Паспорт проекта
Аннотация
Перспективной архитектурой современных многоядерных СнК является СтнК. СтнК объединяет процессорные ядра и сложно-функциональные блоки в единую коммутационную сеть. Организация архитектуры по сетевому типу позволяет избежать коллизий, присущих шинной архитектуре. В настоящее время активно ведутся исследования и разработки в области СтнК.
Существующий прототип представляет собой СнК, в которой один процессор PicoRV-32 связан с периферийными устройствами (RAM, SPI, GPIO) модулем взаимодействия...
Отрасль
Информатика
Теги
FPGA
Verilog
C
Цель
Разработка Verilog модели системы на кристалле (СнК) с архитектурой сеть на кристалле (СтнК). В качестве вычислительных узлов выступают процессорные ядра на архитектуре RISC-V.
Ожидаемые результаты
- Реализовать циркулянтную топологию СтнК
- Добавить поддержку новых интерфейсов (HDMI, USB, I2C и т.д.)
- Добавить несколько вычислительных ядер в сеть
- Добавить DMA и кэш-память
- Запустить FreeRTOS на реализованной системе
Форма и способы промежуточного контроля
• Еженедельные совещания (Jitsi);
• Еженедельные отчеты.
Форма представления результатов
• Отчет;
• Исходный код;
• Документация;
• Демонстрация работы.
Ресурсное обеспечение
Материалы и оборудование УЛ САПР МИЭМ НИУ ВШЭ (712/714 каб.).
Имеющийся задел
Наработки ВКР, софт-модель системы на Verilog, статьи
Заказчик
МИЭМ / ДКИ