2225 Мастерская YADRO: Разработка методических материалов для курса по SystemVerilog

Александр Романов

руководитель проекта

Старт

28.06.2025

Представление

05.11.2025 – 19.11.2025

Постерная сессия

26.01.2026 – 06.02.2026

Защита

06.04.2026 – 17.04.2026

Паспорт проекта

Аннотация

В настоящее время идет подготовка перевода книги Stuart Sutherland "RTL Modeling with SystemVerilog for Simulation and Synthesis: Using SystemVerilog for ASIC and FPGA Design". ([https://www.amazon.com/RTL-Modeling-SystemVerilog-Simulation-Synthesis/dp/1546776346)) Студентам предлагается принять участие в вычитке перевода книги и подготовке на ее основе полного комплекта методических материалов (Конспект лекций -- книга, Презентации к лекциям, Методические указания к практическим работам по...

Отрасль

Информатика

Цель

Подготовка учебно-методических материалов для обучения студентов по курсу "SystemVerilog".

Ожидаемые результаты

Подготовленная книга на русском языке
Презентации к лекциям
Методические указания к практическим работам по книге и другие материалы

Форма и способы промежуточного контроля

Поэтапное представление результатов. Согласование форматов и шаблонов методических материалов.

Форма представления результатов

В электронном виде, редактируемые форматы docx, pptx и др.

Ресурсное обеспечение

Ноутбук.

Имеющийся задел

Оригинал книги и черновик перевода на русский язык. Примеры книг, подготовленных ранее: [https://dmkpress.com/content/authors/5560386/ ](https://dmkpress.com/content/authors/5560386/%20)