Верификация микропроцессора — чрезвычайно трудоемкая задача. Затраты на нее составляют порядка 70% от всех затрат на проектирование, число инженеров-верификаторов примерно вдвое превосходит число инженеров-разработчиков, а исходный код тестовых систем составляет до 80% от общего объема кода. Классические подходы в развитии средств верификации микропроцессоров были направлены в усилении роли формальных методов — методов, основанных на анализе математических (формальных) моделей систем, модулей и...Подробнее

Целями проекта является: 1. Исследование технологии динамической верификации (фазинг) процессорных ядер архитектуры RISC-V; 2. Выявление и устранение существующих ошибок дизайна в программных процессорных архитектуры RISC-V.

Периодическое представление результатов в виде компьютерных программ и отчетов.

Результаты представляются в цифровом виде (схемы, текстовые документы, исходные коды программ)

1. Платы с ПЛИС: De2 - 115/De10 standard/De10 lite 2. Компьютер с современным многопоточным процессором и большим объемом памяти (минимум 64 ГБ)

Исследованы программные пакеты для динамической верификации: difuzzRTL, rFUZZ. В краткосрочном периоде арендованы вычислительные мощности.