RISC-V — популярная архитектура микропроцессоров, ключевыми особенностями которой являются открытость и расширяемость. Для автоматизации создания генераторов тестовых программ для микропроцессоров с этой архитектурой в ИСП РАН был разработан инструмент MicroTESK for RISC-V (https://forge.ispras.ru/projects/microtesk-riscv). MicroTESK for RISC-V состоит из: * архитектурно независимого ядра MicroTESK; * формальных спецификаций архитектуры RISC-V. Ядро реализует техники генерации...

Отрасль

Информатика

Цель

Создание с использованием инструмента MicroTESK генератора тестовых программ для верификации микропроцессора с архитектурой RISC-V.

Ожидаемые результаты

1. Спецификация системы команд.
2. Генератор тестовых программ на основе инструмента MicroTESK для микропроцессора с архитектурой RISC-V.
3. Отчет о тестировании RTL-модели микропроцессора:
а) обнаруженные ошибки;
б) покрытие кода модели микропроцессора.

Форма и способы промежуточного контроля

* Еженедельные совещания (Jitsi). * Еженедельные отчеты.

Форма представления результатов

* Отчет. * Исходный код. * Тесты. * Документация. * Демонстрация работы.

Ресурсное обеспечение

Вычислительные ресурсы ИСП РАН.

Имеющийся задел

* Открытая среда разработки генераторов тестовых программ MicroTESK; * Разработан генератор MicroTESK for ARMv8 * Разработан прототип генератора MicroTESK for RISC-V

Заказчик

Организация / Федеральное государственное бюджетное учреждение науки Институт системного программирования им. В.П. Иванникова Российской академии наук (ИСП РАН)

1215 Проект ИСП РАН: Разработка тестового набора для микропроцессоров с RISC-V

Паспорт проекта

Аннотация